Плата Waveshare XILINX FPGA XC3S500E Spartan 3E + Core Kit JTAG = стандарт Open3S500E|xc3s500e board|standard |

Плата Waveshare XILINX FPGA XC3S500E Spartan 3E + Core Kit JTAG = стандарт Open3S500E|xc3s500e board|standard |

Плата разработки FPGA предназначена для серии XILINX Spartan-3E, имеет встроенную XC3S500E и интегрирует различные стандартные интерфейсы, довольно легко для периферийных экспансий.

Обзор

Open3S500EЭто Плата развития FPGA, которая состоит из материнской платыDVK600И основная плата FPGACore3S500E.

Open3S500E поддерживает дальнейшее расширение с различными дополнительными аксессуарами для конкретных приложений. Модульная и открытая конструкция делает ее идеальной для начала разработки приложений с устройствами FPGA серии XILINX Spartan-3E.

Что на материнском доске

1. FPGA CPLD разъем основной платы:Для легкого подключения основных плат, которые интегрируют чип FPGA CPLD на борту
2. Интерфейс 8I/Os_1,Для подключения комплектующих досок/модулей
3. Интерфейс 8I/Os_2,Для подключения комплектующих досок/модулей
4. Интерфейс 16I/Os_1,Для подключения комплектующих досок/модулей
5. Интерфейс 16I/Os_2,Для подключения комплектующих досок/модулей
6. Интерфейс 32I/Os_1,Для подключения комплектующих досок/модулей
7. Интерфейс 32I/Os_2,Для подключения комплектующих досок/модулей
8. Интерфейс 32I/Os_3,Для подключения комплектующих досок/модулей

Все интерфейсы ввода/вывода выше:

• Способен моделироваться как USART, I2C, SPI, PS/2 и т. Д.
• Способен управлять устройствами, такими как FRAM, FLASH, USB, Ethernet и т. д.

9. SDRAM (синхронное динамическое ОЗУ) интерфейс
   • Для подключения платы аксессуаров SDRAM
   • Также работает как FPGA CPLD разъемы расширения
10. ЖК-дисплей интерфейс,Для подключения LCD22, LCD12864, LCD1602
11. Однопроводный интерфейс:Легко подключается к однопроводным устройствам (К-92 посылка), таким как датчик температуры (DS18B20), электронный регистрационный номер (DS2401) и т. Д.
12. 5V DC jack
13. Джойстик:Пять положений
14. Зуммер
15. Потенциометр:Для регулировки подсветки LCD22 или LCD12864, LCD1602 регулировка контрастности
16. Мощность переключатель
17. Зуммер джемпер
18. Одно-провода соединительные
19. Джойстик джемпер

Для джемперов 17-19:

• Короткая перемычка для подключения к I/Os, используемая в коде примера
• Откройте перемычку для подключения к другим пользовательским контактам через перемычки

DVK600 поддерживает широкий спектр различных основных плат, поэтому некоторые интерфейсы могут быть не подключены и бесполезны при подключении к определенной основной плате. Например, при подключении к Core3S500E/CoreEP2C8, '3232i/Os_3 'не подключен.

Что на Core3S500E

1. XC3S500E:Устройство XILINX Spartan-3E FPGA с функциями:
   • Рабочая частота:50 МГц
   • Операционной Напряжение:1,15 V ~ 3,3 V
   • Посылка:QFP208
   • Ввода/вывода:116
   • LEs:500K
   • Оперативная память:360kb
   • DCMs:4
   • Отладки/программирования:Поддержка jtag
2. AMS1117-3.3,3,3 V регулятор напряжения
3. AMS1117-2.5,2,5 V регулятор напряжения
4. AMS1117-1.2,1,2 V регулятор напряжения
5. XCF04S,Встроенная последовательная флэш-память, для хранения кода
6. Мощность индикатор
7. Светодиоды
8. FPGA инициализации индикатора
9. Кнопка сброса
10. Nconfig кнопки:Для повторной настройки чипа FPGA, эквивалент перезарядки питания
11. 50 м активный кристаллический осциллятор
12. JTAG интерфейс:Для отладки/программирования
13. FPGA булавки расширитель,VCC, GND и все порты ввода/вывода доступны на разъемах расширения для дальнейшего расширения

Фото

Примечание:
Open3S500E не интегрирует любые функции программирования/отладки, требуется программист/отладчик.
Дополнительные платы на фото не включены в стандартную посылка Open3S500E.

Примеры

Плата разработки Open3S500E FPGA поставляется с различными примерами кодов для поддерживаемых периферийных устройств, которые позволяют быстро начать разработку собственного приложения.

Отладки/программирования Интерфейс

Плата разработки Open3S500E FPGA интегрирует интерфейс JTAG для программирования/отладки.

Развития ресурсы

• Сопутствующее программное обеспечение (Xilinx ISE 12-Поддерживает Winxp/Win7, не поддерживает Win8)
• Демонстрационный код (Verilog, VHDL)
• Схема (PDF)
• FPGA документация развития

Вики:Www.wav eshare.com/wiki/Open3S500E

Вес:0,171 кг

Посылка содержит

1. Open3S500E макетная плата x 1
2. 4-контактный провод х 2
3. 2-контактный провод x 2
4. Кабель питания USB x 1