Плата разработки Lichee Tang FPGA системная плата по развитию и в виде платы уходу за

Плата разработки Lichee Tang FPGA системная плата по развитию и в виде платы уходу за

 С Откидывающейся Крышкой из зернистой пластичный монтаж, FPGA развитию RISC-V макетная плата основная плата

Краткая информация о товаре Tang premier:

Личи использует процессоры Anlogic technigies EG4S20 как основной блок, 20K логический блок (гибридная система LUT4/LUT5), около 130 КБ SRAM, Встроенный 32 бит шириной 64 Мбит/с, SDRAM, богатые LVDS pin, встроенный 12-bit 1msps АЦП.

Lychee, сахара, чрезвычайно полированные внутренние с открытым исходным кодом RISC-V Совет по развитию.
Сахар личи был рожден в волне внутренних колебаний чипов. После трех месяцев роста и трансформации, он, наконец, подошел к стадии открытия в августе.
Чехол с зернистой текстурой сахар не только берет на себя ожидания с открытым исходным кодом разработчиков, а также способствует развитию и образование RISC-V архитектура в Китае, и вводит Китай к отличному Совет по развитию.

Макетная плата Особенности

Разъем FPC40P, может быть подключен к RGB LCD, плата адаптера VGA, высокоскоростной модуль DAC
Сиденье FPC24P, может быть подключено к DVP камере, высокоскоростной модуль ADC
Резистивный контроллер сенсорного экрана для интерфейса I2C, используется с RGB LCD
3-канальный блок питания DCDC источника питания чип, стабильная и эффективная источника питания, независимая Регулировка Bank0 ввода-вывода уровня
Флеш-память FPGA, 8 Мбит
Пользовательская Flash, nor/nand опционально
Встроенный FPGA JTAG, загрузочный дебютор
Цветная (RGB) светодиодный
Прилегающий штырей LVDS нарисованы в одной и той же длины, и 8 gclks вынимаются и 8 АЦП все вынуты.
Двухрядный штырьковый интервал 900 мил, совместимый с макетом.
Половинное отверстие подключается к дополнительным разъемам 40 IO, а вся плата подключается к разъему 130 + IO.
Разъем питания: micro-USB
Количество слоев печатной платы: 4 слоя