Плата Xilinx Spartan6 XC6SLX16 основная плата FPGA DDR3 интерфейс с напольным покрытием |



Сохраните в закладки:

Цена:11 420,22RUB
*Стоимость могла изменится

Количество:


Новое поступление

BETTERSHENGSUN Store

BETTERSHENGSUN Store

Магазина BETTERSHENGSUN Store работает с 30.05.2019. его рейтинг составлет 83.01 баллов из 100. В избранное добавили 1724 покупателя. Средний рейтинг торваров продавца 4.3 в продаже представленно 25593 наименований товаров, успешно доставлено 2213 заказов. 836 покупателей оставили отзывы о продавце.

Характеристики

Плата Xilinx Spartan6 XC6SLX16 основная плата FPGA DDR3 интерфейс с напольным покрытием |

История изменения цены

*Текущая стоимость 11 420,22 уже могла изменится. Что бы узнать актуальную цену и проверить наличие товара, нажмите "Добавить в корзину"

Месяц Минимальная цена Макс. стоимость Цена
Mar-19-2026 13590.53 руб. 14270.66 руб. 13930 руб.
Feb-19-2026 13476.66 руб. 14150.5 руб. 13813 руб.
Jan-19-2026 11306.12 руб. 11871.29 руб. 11588.5 руб.
Dec-19-2025 13247.82 руб. 13909.59 руб. 13578 руб.
Nov-19-2025 11534.15 руб. 12111.32 руб. 11822.5 руб.
Oct-19-2025 13019.70 руб. 13670.18 руб. 13344.5 руб.
Sep-19-2025 12905.94 руб. 13550.32 руб. 13227.5 руб.
Aug-19-2025 12790.38 руб. 13430.47 руб. 13110 руб.
Jul-19-2025 12676.6 руб. 13310.73 руб. 12993 руб.

Описание товара

Плата Xilinx Spartan6 XC6SLX16 основная плата FPGA DDR3 интерфейс с напольным покрытием |Плата Xilinx Spartan6 XC6SLX16 основная плата FPGA DDR3 интерфейс с напольным покрытием |Плата Xilinx Spartan6 XC6SLX16 основная плата FPGA DDR3 интерфейс с напольным покрытием |Плата Xilinx Spartan6 XC6SLX16 основная плата FPGA DDR3 интерфейс с напольным покрытием |Плата Xilinx Spartan6 XC6SLX16 основная плата FPGA DDR3 интерфейс с напольным покрытием |


Описание ребенка Аппаратные ресурсы платы развития: 1. Ядро-это чип FPGA XC6SLX16-2FTG256. 2. Чип конфигурации вспышки W25Q64BV, 8 мбайт памяти, а также может использоваться для хранения данных пользователя. 3. Частицы памяти DDR3 MT41J64Mxx-15E, 1 Гбит (128 Мбайт) пространства для хранения, может поддерживать основную частоту 320 МГц. 4. Поддержка режима конфигурации JTAG и SPI, в котором SPI может быть совместим с режимом интерфейса X1, X2, X4. 5. Плата на активном кристаллическом осцилляторе 50 МГц, поддержка пользователя для расширения часов. 6.SO-DIMM-204PIN расширение золотого пальца, Поддержка высокой скорости IO. 7. Пользователи могут расширить IO в общей сложности 94, возбуждение через Золотые пальцы. 8. Пользовательские расширяемые часы в общей сложности 8 (которые могут образовывать 4 пары дифференциальных часов), вызванные золотыми пальцами. 9. Интерфейс конфигурации и источник питания предоставляются снаружи с помощью интерфейса gold finger. 10. Выкладка пола обеспечивает TI микросхема 3,3 V, 2,5 V, 1,2 V, а максимальная 3A в настоящее время. Экспериментальные процедуры: В этой доске разработки, поддерживающей данные обучения, он содержит тестовый код для всех ресурсов на доске. Например, простой частотный разделитель, цифровой трубчатый динамический дисплей, Расходная лампа, декодер и так далее, изюминкой этих данных является SDRAM drive (неip-ядерная версия). Экспериментальные процедуры основной платы включают: 1.Clk50M_div_1HZ, с использованием счетчика деления частоты 2.counter_8bit, 8bit adder 3.DDS_WaveGen, DDS генератор сигналов эксперимент 4.KEY_down_detect, обнаружение ключей, фильтрация и тряски 5. IO_test, программа тестирования IO 6.Mult_4bit, 4 bit мультипликатор 7. Тест ddr3_test, тест на интерфейс DDR3 8. Сегмент _ шоу, цифровой дисплей пробки эксперимент 9.shifter_8bit, 8 бит регистр сдвига

 


Смотрите так же другие товары: